TSMC vs 삼성전자 vs 인텔: 2나노 GAA 공정 기술 비교 분석

트랜지스터 성능 비교 (속도, 전력 효율, 밀도 등)

차세대 2nm 공정에서 세 회사 모두 FinFET을 넘어 GAA(Gate-All-Around) 트랜지스터를 도입하여 성능 향상과 전력 효율 개선을 추구하고 있습니다. 아래 표는 주요 성능 지표를 요약 비교한 것입니다:

항목TSMC 2nm (N2)삼성 2nm (SF2)인텔 18A (≈2nm)

트랜지스터 구조	수평 나노시트 GAAFET (nanosheet)	수평 MBCFET (Multi-Bridge Channel FET, 나노시트 GAAFET)	수평 RibbonFET GAAFET (나노리본 채널)
속도 향상 (이전 노드 대비)	N3 대비 +15% 속도(@동일 전압)tomshardware.com (또는 동등 전력에서 +10~15%en.wikipedia.org)	SF3 대비 +12% 성능 향상semiwiki.com	인텔 3 대비 +25% 성능(@1.1V)tomshardware.com (저전압 0.75V에서는 +18%tomshardware.com)
전력 절감 (이전 노드 대비)	N3 대비 –24~35% 전력 절감(@동일 성능)tomshardware.com (또는 동등 속도에서 –20~30%en.wikipedia.org)	SF3 대비 –25% 전력 효율 개선semiwiki.com	인텔 3 대비 –36% 전력 절감(@동일 성능)tomshardware.com (저전압 0.75V에서는 –38%tomshardware.com)
트랜지스터 밀도 (논리 면적 효율)	N3 대비 약 1.15배 밀도 향상 (20%↑)tomshardware.comen.wikipedia.org ≈ 313 MTr/mm²en.wikipedia.org	SF3 대비 약 1.05배 밀도 향상 (5%↑)semiwiki.com ≈ 231 MTr/mm²en.wikipedia.org	인텔 3 대비 0.72배 면적 (28%↓) ⇒ 밀도 ~1.39배tomshardware.com ≈ 238 MTr/mm²en.wikipedia.org

 

주석: MTr/mm²는 million transistors per mm² (평방밀리미터당 트랜지스터 수)이며, 각 수치는 공개된 자료에 기반한 추정치입니다.

위 비교에서 TSMC의 2nm N2 공정은 이전 세대 3nm 대비 최대 15% 성능 개선 또는 2530% 전력 절감을 달성한다고 알려져 있습니다tomshardware.comen.wikipedia.org. 밀도도 3nm 대비 약 20% 향상되어 논리 트랜지스터 집적도가 높아집니다tomshardware.com. 삼성의 2nm (SF2) 공정 역시 3nm 대비 성능 12% 향상 및 소비전력 25% 개선을 목표로 하며, 밀도는 약 5% 증가로 비교적 소폭 향상에 그칩니다semiwiki.com. 이는 삼성의 3nm GAA 공정이 이미 채널 구조 변화를 선제 도입한 만큼, 2nm에서는 주로 전력 효율과 성능 위주의 개선이 이뤄지고 큰 밀도 축소는 아닌 것으로 해석됩니다. 한편, **인텔의 18A 공정(1.8nm 상당)**은 자체 3nm급 노드인 Intel 3 대비 성능 25% 향상 또는 전력 36% 절감을 달성한 것으로 발표되었습니다tomshardware.com. 또한 셀 설계 최적화를 통해 **논리 영역을 28% 축소(밀도 약 39% 향상)**했다고 밝혔는데tomshardware.com, 이는 GAA와 PowerVia(후면 전원공급) 도입으로 가능한 성과입니다. 종합하면, TSMC와 인텔은 밀도 및 성능 측면에서 큰 도약을 이룬 반면 삼성은 기존 3nm 대비 안정적인 개선에 집중하고 있으며, 전력 효율 개선 폭은 세 업체 모두 유사한 수준(2530%대)입니다.

제조 일정 및 양산 시점 비교

TSMC, 삼성전자, 인텔의 2nm급 공정 도입 로드맵과 현재 단계는 서로 다소 차이가 있습니다. 각사의 개발 일정과 양산 계획을 비교하면 다음과 같습니다:

• TSMC: 2nm 공정(N2)은 2024년 하반기 리스크 생산을 시작했고, 2025년 하반기 양산을 계획하고 있습니다en.wikipedia.orgen.wikipedia.org. 현재까지 TSMC 경영진은 2nm의 성능과 수율이 예상대로 순조롭게 진행 중이며 2025년에 대량 생산이 가능할 것이라고 밝혔습니다en.wikipedia.org. 실제로 2024년 말~2025년에 Apple 등의 고객을 위한 시제품 생산을 거쳐 2025년 말 양산에 돌입할 것으로 보입니다. 초기 결함 밀도 등의 지표도 3nm 대비 개선된 양호한 추이를 보여, 기술 완성도와 수율 면에서 순항하고 있다는 소식이 전해졌습니다.
• 삼성전자: 삼성은 2025년에 2nm (SF2) 공정 양산을 목표로 하고 있습니다en.wikipedia.org. 삼성 파운드리 로드맵에 따르면 2025년 모바일 칩을 시작으로 양산을 개시하고, 2026년부터는 HPC(고성능 컴퓨팅)용으로도 확대 적용할 계획입니다businesskorea.co.kr. 현재 2024년2025년 사이에 시험 생산 및 공정 검증을 진행 중이며, 보고에 따르면 삼성의 2nm 시범 생산에서 수율 30~40% 수준을 달성하여 3nm 대비 개선된 모습을 보이고 있습니다semiwiki.comtrendforce.com. 다만 이는 여전히 TSMC의 2nm 시험 수율(6080% 수준)보다 낮아, 본격 양산까지 수율 향상이 과제로 남아 있습니다semiwiki.comtrendforce.com. 삼성은 2025년 말 경 첫 양산을 시작해 2026년 출시될 자사 모바일 AP와 고객사 칩에 적용한다는 로드맵을 갖고 있습니다trendforce.com.
• 인텔: 인텔은 원래 2nm급 노드인 Intel 20A를 2024년에 도입할 예정이었으나, 전략 변경으로 20A를 취소하고 더 미세한 18A(1.8nm) 공정으로 직행하기로 했습니다en.wikipedia.orgen.wikipedia.org. 이는 20A 공정 개발 과정에서 RibbonFET 트랜지스터와 PowerVia(후면 전력공급) 기술을 이미 입증하여, 해당 기술들을 통합한 18A에 집중함으로써 개발 효율을 높이기 위한 결정이었습니다en.wikipedia.org. 인텔 18A 공정은 2025년 상반기 리스크 생산을 개시하여en.wikipedia.org, 2025년 하반기~2026년 초에 자사 제품 양산 투입을 계획하고 있습니다en.wikipedia.org. 실제로 2024년 말에 18A 공정 시제품 웨이퍼의 첫 생산이 애리조나 팹에서 이뤄졌고, 2025년 초 리스크 생산 단계에 들어섰다는 발표가 있었습니다 (팬서레이크 CPU 등의 시제품)tomshardware.com. **Arrow Lake(아로우레이크)**로 불린 차세대 CPU 제품군은 당초 20A를 사용할 예정이었으나, 18A로의 전환과 함께 일부 타일(칩렛)을 외부 파운드리(TSMC 3nm 등)에서 생산하도록 조정되었습니다en.wikipedia.orgtomshardware.com. 전반적으로 인텔은 2025년 내에 18A 공정을 양산 가능 상태로 만들어 자사 제품에 적용하고, 이어서 외부 고객 대응을 준비하는 전략입니다.

기술적 차이점: 삼성 MBCFET vs TSMC/인텔 GAA 구조

세 회사 모두 2nm 노드에서 Gate-All-Around (GAA) FET 구조를採용하지만, 세부 구현과 기술 전략에서 차이가 있습니다. 삼성전자는 MBCFET이라 불리는 자체 GAA 기술을 가장 먼저 (3nm부터) 도입했고, TSMC와 인텔은 2nm 세대에서 GAA를 도입하며 각기 나노시트(nanosheet)와 나노리본(nanoribbon) FET으로 불립니다. 주요 기술적 차이점과 각사의 접근을 비교하면 다음과 같습니다:

• 삼성 MBCFET (Multi-Bridge Channel FET): 삼성의 GAA 트랜지스터는 평평한 나노시트 채널을 여러 개 적층한 구조로, FinFET의 핀 대신 넓은 리본 형태 채널을 사용합니다. 이를 MBCFET이라 명명하여 여러 개의 채널을 다리(bridge)처럼 연결한 형태로 전류 구동능력을 확보합니다. 삼성은 세계 최초로 3nm 공정에 GAA(MBCFET)를 적용하며 3개의 수평 나노시트 채널을 사용했고, 2nm 공정에서는 채널 수를 4개로 늘려 드라이브 전류를 높였습니다en.wikipedia.org. MBCFET의 장점은 채널 폭을 설계에 맞춰 조절하여 고성능이 필요한 회로에는 넓은 채널로 강한 구동전류를, 저전력이 필요한 부분에는 좁은 채널로 누설을 억제하는 등 유연한 설계 최적화가 가능하다는 점입니다. 다만 최초 도입 당시 공정 난이도로 인해 수율 문제를 겪었는데, 삼성은 채널 형성 균일도와 공정 결함 개선을 통해 3nm에서의 경험을 2nm에서 개선하고 있습니다semiwiki.comtrendforce.com. 삼성 2nm 노드(SF2)에서는 향상된 금속 배선 기술도 도입되는데, 예를 들어 저항 감소를 위한 ‘싱글 그레인 메탈’ 비아와 직접 식각 금속배선 등을 계획하여 GAA와 함께 RC지연을 줄이고 전력 효율을 높이는 노력을 병행하고 있습니다en.wikipedia.org.
• TSMC의 GAA 나노시트: TSMC는 3nm까지 FinFET을 유지하다가 2nm(N2)에서 GAA로 전환합니다. TSMC의 GAA 트랜지스터는 삼성과 마찬가지로 수평 적층형 나노시트 구조이며, 특별한 브랜드명 없이 일반적으로 나노시트 GAAFET으로 불립니다. TSMC의 발표에 따르면, N2 공정에서는 나노시트의 두께(채널 폭)를 조절함으로써 속도와 전력의 균형을 맞출 수 있다고 합니다tomshardware.com. 설계 기술 협업(DTCO) 측면에서 N2 NanoFlex 라이브러리를 도입하여, 셀 높이를 가변적으로 운용함으로써 고밀도 저전력 최적 셀과 고성능 셀을 병용할 수 있게 했습니다tomshardware.com. 또한 TSMC N2는 6가지 서로 다른 임계전압(Vt) 옵션을 제공하여 회로 블록별 전력-성능 최적화를 세밀하게 적용할 수 있게 했습니다tomshardware.com. **후면 전력공급(backside power)**에 대해서는, TSMC는 초기 N2에는 도입하지 않지만 **개선판 N2P 공정(2026년 예정)**에서 후면 전력공급을 채택할 계획이라고 밝혔습니다en.wikipedia.org. GAA 자체의 장점으로 TSMC는 기존 FinFET 대비 전류 누설 감소와 향상된 전압 게이트 제어를 들고 있으며blog.baldengineering.com, 이를 통해 저전력 동작시에도 안정적인 성능을 확보했다고 강조합니다. 한편 TSMC의 N2는 공정 완성도 측면에서 3nm 당시보다 결함 밀도가 개선되는 등 양산 안정성에도 신경쓴 것이 특징이며tomshardware.com, 이는 삼성보다 다소 보수적으로 완성도를 높인 후 GAA를 도입한 전략으로 볼 수 있습니다.
• 인텔 RibbonFET: 인텔의 차세대 트랜지스터인 RibbonFET은 인텔 사상 최초의 GAA이며, 2024~2025년에 도입되는 20A/18A 노드에 적용되었습니다en.wikipedia.org. RibbonFET은 구조적으로 삼성/TSMC의 나노시트와 유사하게 수평으로 쌓은 여러 개의 좁은 채널을 가지며, 인텔은 이를 “리본(ribbon)” 형태 채널이라 부르고 있습니다. 인텔이 공개한 테스트 웨이퍼 단면 사진을 보면 4층 리본 채널 스택으로 PMOS/NMOS를 형성한 모습이 확인되며【42†】, 이는 삼성 2nm와 동일한 채널 적층 수입니다. 기술적 특징으로, 인텔은 RibbonFET와 더불어 PowerVia라는 후면 전력공급망을 18A에서 함께 도입한 것이 큰 차별점입니다en.wikipedia.org. PowerVia는 전력 배선을 웨이퍼 후면에서 공급하여, 회로 층 상부에는 신호 배선만 집중할 수 있고, 전력 공급 효율 및 IR 드롭 향상, 셀 면적 축소에 기여합니다. 이처럼 새로운 트랜지스터와 전력공급 방식을 동시에 적용하여 공정 난이도가 높았지만, 인텔은 이를 통해 셀 높이를 종전 대비 25% 이상 줄이는 등 디자인 밀도 향상을 이루었다고 밝혔습니다tomshardware.com. RibbonFET 자체의 전기적 이점으로 인텔 4(7nm FinFET) 대비 약 15% 성능/W 개선을 언급한 바 있으며semiwiki.comsemiwiki.com, 18A에서는 더 발전된 수치를 보여주고 있습니다. 다만 인텔은 파운드리로서 새로운 공정의 초기 수율과 생산성 검증이 중요하며, 최근 발표에 따르면 18A 공정의 결함 밀도와 수율이 목표에 부합하는 수준으로 향상되고 있다고 합니다 (초기 시험에서 웨이퍼 양품률 50% 수준 언급)tomshardware.comtomshardware.com. 요약하면, 인텔 RibbonFET의 강점은 GAA와 후면전원 기술의 동시 도입으로 인한 PPA(전력·성능·면적) 혁신이며, 이는 삼성/TSMC는 점진적으로 단계별 적용하는 전략과 구분됩니다.

정리: 삼성의 MBCFET과 TSMC/인텔 GAA는 모두 수평형 GAA 트랜지스터라는 공통점을 가지며, 전류 제어능력 향상과 스케일링 한계 극복이라는 목적도 동일합니다. 차이점은 명명법과 도입 시기, 그리고 후속 기술의 병행 적용 여부입니다. 삼성은 가장 먼저 GAA를 도입하여 경험을 축적했으나 초기 난관도 있었고, TSMC는 한 세대 늦게 GAA를 도입하지만 보다 안정적인 밀도 개선과 디자인 최적화 기술을 동시 제공하고 있습니다. 인텔은 신기술을 한꺼번에 적용하는 공격적인 접근으로 높은 PPA 향상을 노리지만, 실제 양산 안정성은 지켜봐야 할 부분입니다. 결국 세 회사 모두 GAA로의 전환은 피할 수 없는 선택이며, 이를 얼마나 빠르고 완성도 높게 구현하느냐가 경쟁의 핵심 기술 요소입니다.

파운드리 고객사 확보 현황 (2나노 수요처)

2nm 공정을 두고 TSMC와 삼성은 주요 팹리스 고객 확보 경쟁, 인텔은 파운드리 신규 고객 발굴에 나서고 있습니다. 각사의 2nm 공정에 대한 주요 수요처 및 확보한 고객사를 살펴보면 다음과 같습니다:

• TSMC: TSMC는 현재까지 세계 파운드리 시장 1위답게 2nm 공정에도 가장 폭넓은 고객층을 확보하고 있습니다. Apple은 TSMC의 최첨단 공정 최대 고객으로서, 2025~2026년 출시될 아이폰용 A시리즈 SoC와 M시리즈 칩을 2nm 공정으로 생산할 것으로 예상됩니다en.wikipedia.org. 이외에도 AMD가 차세대 Zen 6 CPU의 칩렛(CCD)을 TSMC N2 공정으로 제작할 것임을 공식 확인하였고tomshardware.com, NVIDIA도 향후 GPU에 TSMC 2nm 적용을 검토 중인 것으로 알려졌습니다. 모바일 AP 분야에서는 미디어텍, 퀄컴(Qualcomm) 등이 현재 3nm에서 TSMC를 주로 이용하고 있어, 차기 세대인 2nm에서도 TSMC 공정을 사용할 가능성이 높습니다. 한편 인텔도 흥미롭게도 TSMC 2nm의 고객 명단에 이름을 올릴 전망인데, 보도에 따르면 인텔이 2026년 출시할 Nova Lake CPU 제품군 중 일부 칩을 TSMC N2에서 생산하기로 했습니다tomshardware.comtomshardware.com. 이는 인텔이 자체 공정(18A)의 용량 부족이나 일정 조율을 위해 TSMC에 일부 아웃소싱을 선택한 것으로, TSMC 입장에선 경쟁사마저 고객으로 확보하는 셈입니다. 그밖에 **고성능 컴퓨팅(HPC) 업체(예: 브로드컴)**나 자동차용 반도체 업체들도 TSMC 2nm 공정에 큰 관심을 갖고 있어, 전반적으로 TSMC는 폭넓은 산업 분야의 수요를 2nm로 흡수할 것으로 전망됩니다.
• 삼성전자 (파운드리): 삼성은 2nm 공정에서 내부 수요와 외부 고객 확보를 동시에 추진하고 있습니다. 우선 자체 모바일 AP인 차세대 Exynos 2600 칩을 2nm 공정으로 제작할 예정이며, 이는 삼성 플래그십 스마트폰에 탑재를 노리고 있습니다semiwiki.comsemiwiki.com. 보도에 따르면 Exynos 2600의 시제품을 삼성 2nm 공정으로 생산한 결과 괄목할 만한 전력 효율 향상과 성능 개선이 확인되었다고 하며, 이는 향후 갤럭시 S 시리즈에 자사 AP를 다시 채택하려는 전략의 일환입니다semiwiki.comsemiwiki.com. 외부 고객으로는, 삼성은 퀄컴과 NVIDIA라는 빅2 고객을 유치하기 위해 적극적으로 나서고 있습니다. 최근 삼성은 **Qualcomm의 차세대 Snapdragon 8 계열(AP)**과 NVIDIA의 차세대 GPU를 대상으로 2nm 공정 테스트를 진행하며 성능 검증을 함께하고 있습니다trendforce.comtrendforce.com. 특히 퀄컴의 경우, 2025년 하반기에 TSMC 3nm으로 Snapdragon 8 “Elite 2” 칩을 생산한 뒤, 2026년 하반기 삼성 2nm 공정으로 업그레이드한 칩을 삼성 갤럭시폰에 공급하는 시나리오가 거론되고 있습니다trendforce.com. 만약 성사된다면, 삼성은 2022년 이후 3년 만에 퀄컴의 프리미엄 AP 물량을 다시 수주하게 되어 파운드리 실적에 큰 도움이 될 것입니다trendforce.com. NVIDIA도 AI 시대를 맞아 GPU 생산 파트너 다변화를 모색 중인데, 삼성의 2nm GAA 공정을 후보로 고려하고 있는 것으로 알려졌습니다trendforce.com. 이 밖에 자동차용 칩 분야에서 테슬라 등이 삼성 4nm를 이용한 전례가 있어, 향후 2nm에서도 일부 **특화 SoC 고객(자동차, HPC 가속기 등)**을 확보할 가능성이 있습니다. 다만 2025년 시점에서 삼성이 확실히 확보한 2nm 외부 고객은 아직 없고, 위 언급한 업체들과 협의 및 시제품 테스트 단계에 있습니다. 결국 삼성의 2nm 수주 여부는 향후 1년 내 수율 안정화와 성능 입증에 달려 있으며, 성공 시 퀄컴·엔비디아 등의 일부 물량을 가져와 TSMC와의 격차를 줄일 발판을 마련할 것으로 기대됩니다.
• 인텔 (IFS: Intel Foundry Services): 인텔의 파운드리 사업은 아직 초기이지만, 18A 공정을 앞세워 외부 고객 유치에 힘쓰고 있습니다. 인텔은 2021년 IFS 출범 시 **퀄컴(Qualcomm)**을 20A 공정의 첫 주요 고객으로 발표한 바 있습니다pcgamer.com. 이후 20A가 취소되고 18A로 대체되었지만, 퀄컴과의 협력 관계는 유지되어 18A 공정으로 퀄컴의 일부 저전력 칩(예: 모뎀이나 모바일 SoC)의 생산을 목표로 하는 것으로 전해집니다. 또한 인텔은 2023년에 Arm과 파트너십을 체결하여, 모바일 SoC 설계를 위해 Arm CPU IP를 인텔 18A 공정에 최적화하는 작업을 시작했습니다mobileworldlive.com. 이는 모바일 AP 설계사들(퀄컴, 미디어텍 등)이 Arm 코어를 인텔 공정으로 쉽게 활용할 수 있게 해 모바일 파운드리 시장 진입장벽을 낮추려는 전략입니다. 한편 **엔비디아(NVIDIA)**와 **브로드컴(Broadcom)**은 인텔 18A 공정으로 시험 칩을 제작해 평가 중인 것으로 보도되었습니다tomshardware.comtomshardware.com. 이것은 아직 완제품 주문은 아니나, 향후 해당 기업들이 인텔 공정을 이용할 가능성을 보여주는 사례입니다. 특히 NVIDIA의 경우 CEO 젠슨 황이 2022년부터 “인텔 팹에서 칩 생산을 고려할 것”이라고 언급하며 테스트를 진행해왔고tomshardware.com, 2024년에도 18A 테스트칩을 검증하는 등 지속적인 관심을 보이고 있습니다. 이외에도 아마존 AWS는 인텔 파운드리의 패키징 서비스를 이용하기로 했고(맞춤형 데이터센터 칩レット 조립 등), 미국 국방부와의 국책 프로그램(RAMP-C) 일환으로 인텔 공정을 활용한 프로토타입 제작 등도 예정되어 있어, 정부/클라우드 분야에서도 잠재 고객을 확보하고 있습니다. 그러나 현재까지 인텔이 확보한 18A 노드의 확실한 외부 수주는 공개적으로 많지 않습니다. 인텔은 우선 자사 제품군(CPU “팬서 레이크”, 데이터센터 CPU “클리어워터 포레스트” 등)을 18A로 생산하여 내부 물량으로 공정 초기를 채우고tomshardware.com, 2025년 이후 점진적으로 외부 고객 비중을 늘려간다는 방침입니다. 요약하면, 인텔 파운드리는 퀄컴(모바일), 엔비디아(GPU), 브로드컴(네트워크) 등을 잠재 고객으로 두고 협업 중이며, 이들이 실제 양산 계약으로 이어질지가 관건입니다. 인텔 경영진도 외부 파운드리 매출은 2025~2026년보다는 2027년 이후(14A 노드 시점)에 본격화될 것으로 전망하고 있습니다tomshardware.comtomshardware.com.

시장 전략 및 수익성 전망

2nm 공정을 둘러싼 시장 전략과 비즈니스 전망에서는 세 회사가 각기 다른 강점과 도전에 직면해 있습니다. 기술적 우위 외에도 수율, 생산능력, 고객 신뢰 및 비용 관리가 수익성과 직결되는 만큼, 각사의 전략을 종합적으로 살펴보겠습니다.

• TSMC: TSMC는 “기술 리더십 유지”와 “고객 신뢰”를 양대 축으로 2nm 시대에도 시장 선두 유지 전략을 펼치고 있습니다. TSMC의 강점은 높은 공정 완성도와 수율로, 3nm에서도 90% 이상의 양품율을 달성했고 2nm 시험단계에서도 최고 70~80%에 육박하는 수율을 보이며 경쟁사를 앞섭니다trendforce.com. 이를 바탕으로 Apple, AMD 등 하이엔드 고객의 독점적 물량을 확보하여 초기 가동률을 보장받고 있습니다. TSMC는 매 공정 노드마다 막대한 **CAPEX(자본 투자)**를 선제적으로 집행하지만, 안정된 수율과 대량 생산으로 투자 회수를 빠르게 하고 고마진을 유지해왔습니다. 2nm에서도 거대한 R&D와 설비 투자를 진행 중이며, 대만 내 새로운 팹(Fab 20) 건설과 더불어 일부 선진국(미국 애리조나 등)에도 2nm 이후 노드 생산을 검토하고 있습니다. 수익성 측면에서, TSMC는 업계 최고 수준의 영업이익률을 유지해왔고, 2nm 공정 역시 최첨단 공정 프리미엄 가격을 통해 수익을 확보할 전망입니다. 예를 들어 3nm 웨이퍼 가격이 약 $20,000 수준으로 크게 상승했음에도 Apple 등이 기꺼이 지불하는 상황이며, 2nm는 그보다 높은 가격에도 수요가 넘칠 것으로 예상됩니다. TSMC의 시장 전략은 **“품질과 일정 준수”**로 요약되며, 이는 고객사 제품 출시 일정에 차질이 없도록 공정을 적기에 제공함으로써 신뢰를 유지하는 것입니다. 또한 TSMC는 광범위한 IP 에코시스템과 디자인 지원을 통해 고객 락인(lock-in)을 강화하고 있습니다. 이러한 전략 덕분에 2nm 시대에도 TSMC의 파운드리 점유율 1위 (60% 이상)와 견조한 수익성은 지속될 것으로 보입니다. 다만 리스크로는 공정 미세화에 따른 비용 증가와 미·중 지정학 이슈 등이 있으나, 현재까지 TSMC는 기술적 우위를 바탕으로 이를 상쇄하는 모습을 보여주고 있습니다.
• 삼성전자 파운드리: 삼성은 2nm 공정을 기술 격차 축소와 시장 점유율 확대의 기회로 삼고 공격적인 전략을 펼치고 있습니다. 3nm에서 세계 최초 GAA를 도입했지만 낮은 초기 수율과 주요 고객 이탈(퀄컴 등)로 어려움을 겪었던 삼성은, 2nm에서 수율 만회와 고객 재유치라는 두 마리 토끼를 잡으려 하고 있습니다semiwiki.comsemiwiki.com. 기술적으로는 3nm에서 쌓은 GAA 경험을 바탕으로 공정을 개선하여 안정적인 2nm 양산을 달성하는 것이 최우선 과제입니다. 최근 보도에 따르면 삼성 3nm 수율은 60%를 넘어서 개선되었고 2nm도 40%대를 돌파하여 지속 상승 중으로, 과거 대비 뚜렷한 진전을 보이고 있습니다trendforce.com. 이러한 개선세를 이어가 2025년 말까지 양산 수율을 대폭 끌어올리는 것이 삼성이 경쟁에서 살아남는 필수 조건입니다. 한편 시장 전략으로 삼성은 주요 고객 맞춤형 접근을 강화하고 있습니다. 엔비디아, 퀄컴 등 대형 팹리스의 요구 사항을 선제적으로 수용하고, 필요하면 가격 경쟁력이나 공동 개발 지원(코어 라이브러리, IP 지원) 등을 제공해 TSMC 대비 메리트를 제공하려 합니다. 또한 HPC/AI 분야를 겨냥한 최적화 공정(SF2P 등)을 2nm 시리즈에 포함시켜, 모바일 외에 AI 가속기, 데이터센터 칩 수주도 노리고 있습니다semiconductor.samsung.com. 삼성의 장기 비전은 2030년까지 파운드리 세계 1위를 달성하는 것이며, 이를 위해 한국 정부로부터 막대한 지원(인센티브, 인력 양성 등)을 받고 국내에 세계 최대 규모 반도체 클러스터를 조성 중입니다. 수익성 측면에서는, 최근까지 삼성 파운드리 사업부는 낮은 가동률로 이익률이 저조했으나, 향후 2nm에서 대형 고객 수주에 성공하고 수율까지 개선되면 수익성이 개선될 여지가 큽니다. 특히 한 두 건의 메가 고객(예: 퀄컴 AP 물량)을 확보하면 파운드리 점유율이 지금의 약 15~20%에서 크게 상승하고 고정비 분산으로 이익률도 올라갈 수 있습니다. 반대로, 만약 2nm에서도 수율 문제나 고객 확보에 실패한다면 삼성의 파운드리 사업은 계속 어려움이 예상되기에, 2nm 노드는 삼성에게 기술적으로나 사업적으로 결정적인 승부처라 할 수 있습니다. 현재까지 징후는 긍정적이지만, 궁극적인 성패는 2025~2026년에 실제 양산된 칩의 성능과 수율로 판가름날 전망입니다.
• 인텔 (Foundry & IDM): 인텔의 전략은 자사 CPU/GPU 제품 경쟁력 회복과 외부 파운드리 비즈니스 성장을 병행하는 것입니다. 인텔은 오랜 기간 IDM으로서 자체 칩만 생산해왔으나, 공정 선도 위치를 TSMC에 내준 후 “5노드/4년” 투자를 통해 2025년경 기술 리더십 탈환을 선언했습니다. 18A 공정은 그 핵심으로, 앞서 설명했듯 RibbonFET과 PowerVia로 단숨에 TSMC 동급 혹은 우월한 PPA 지표를 달성하려 하고 있습니다. 만일 18A 공정이 계획대로 2025년에 양산 성공한다면, 인텔은 자사 CPU 제품(코어 프로세서 라인업)에 다시 한 번 혁신을 가져와 AMD와의 경쟁에서 우위를 노릴 수 있습니다. 이는 인텔 본업의 수익성에도 중대하며, 따라서 인텔은 필요 시 일부 제품을 TSMC에 맡기더라도 18A 개발 일정 준수를 최우선에 두고 있습니다tomshardware.comtomshardware.com. 동시에, 인텔은 IFS를 통해 외부 고객을 유치해 파운드리 매출을 올리는 장기 전략을 추진 중입니다. 다만 현실적으로 20252026년에는 외부 대형 고객의 생산이 본격화되기 어렵고, 인텔도 **파운드리 사업 흑자 전환은 2027년경(14A 노드 시점)**을 목표로 하고 있습니다tomshardware.com. 인텔 CFO는 **“2027년경 14A 양산 시점에 이르러서야 파운드리가 손익분기 달성 예상”**이라고 밝혔는데tomshardware.com, 그때까지는 인텔 내부 물량과 제한적 외부 매출로 버티면서 기술 신뢰를 쌓아가야 합니다tomshardware.com. 인텔의 경쟁 우위 요소로는 미국 현지 생산에 따른 공급망 안정성과 정부 지원, 그리고 첨단 패키징 기술을 꼽을 수 있습니다. 인텔은 세계 최첨단 기판 패키징 기술(EMIB, Foveros 등)을 보유하고 있어, 고객사에 칩렛 통합 설계 등 차별화 서비스를 제공 가능합니다. 실제로 인텔은 파운드리 고객 유치를 위해 첨단 공정 + 패키징 원스톱 솔루션을 강조하고 있습니다. 또한 미국/유럽 등지의 정부 및 기업들은 TSMC·삼성에 편중된 공급망을 다변화하려는 수요가 있고, 인텔은 이를 전략적으로 파고들고 있습니다. 결론적으로, 인텔의 2nm(18A) 시장 전략은 단기적으로 자체 제품 성공에 집중하고 중장기적으로 파운드리 신뢰 확보 후 수익 창출로 요약됩니다. 20252026년은 큰 이익 없이 투자가 계속되는 시기지만, 만약 18A 공정이 약속된 성능을 보여주고 1~2곳의 대형 고객이 붙는다면 2027년 이후부터 인텔 파운드리 사업도 유의미한 수익 기여를 할 전망입니다tomshardware.com. 반면 기술 실행이나 수율에서 차질이 생기면 추가 지연과 비용 부담이 커질 위험이 있습니다.

종합평가: 2나노 GAA 공정 경쟁에서는 TSMC가 기술·수율 면에서 한 발 앞서 있으나, 삼성이 GAA 조기도입과 개선을 통해 도전을 강화하고 인텔도 혁신 기술로 추격하는 3파전 양상입니다. TSMC는 안정적 리더십을 바탕으로 수익성을 지킬 것으로 보이며, 삼성은 과감한 투자로 격차를 줄이고 시장점유율 확대를 노립니다. 인텔은 IDM+파운드리 이중 전략으로 새로운 판을 만들려 하지만, 단기간 내 수익보다는 미래를 보고 투자하는 상황입니다tomshardware.com. 결국 2nm 노드에서는 기술적 우위뿐만 아니라, 이것을 제때 양산하여 누가 더 많은 주요 고객 칩을 생산하느냐가 승부를 가를 것입니다. 향후 2~3년간 세 회사의 2nm 공정 진척과 실제 양산 실적을 지켜봐야 하겠지만, 이 경쟁이 반도체 산업의 혁신을 가속하고 차세대 칩의 성능 향상으로 이어질 것은 분명해 보입니다.